1 Introduction
Ce document se veut être une aide à la compréhension de l’architecture de microcontrôleurs PIC de MicroChip ; il ne présente que quelques aspects d’un modèle de composant (PIC16f628) ; il ne dispense ABSOLUMENT PAS d’aller consulter la documentation technique du fabricant, même si elle fait 160 pages écrites en anglais !
Ce composant intègre un microcontrôleur 8 bits, c’est à dire un processeur et des périphériques, dans un boîtier « Dual in Line » de 18 broches. Il est réalisé en technologie CMOS et peut cadencé par une horloge allant de 0 à 20 MHz ; il doit être alimenté par une tension allant de 3 à 5,5 Volts.
Les broches du composant possèdent plusieurs affectations entre les ports d’E/S, les périphériques et les fonctions système.
Note : la notation des signaux actifs à l’état bas utilise la lettre minuscule n en fin de symbole ; exemple : le signal « ENTREE BARRE » sera écrit : ENTREEn.
Il est ainsi possible, dans certaines configurations, de profiter de 16 broches d’E/S (en fait 16 sorties et 15 entrées) sur le composant.
En périphérie de l’unité centrale, on peut recenser les ressources suivantes sur le composant :
Mémoire Flash Programme : 2048 instructions
Mémoire RAM Données : 224 Octets
Mémoire EEPROM Données : 128 Octets
Ports d’E/S : 2 ports 8 bits
Périphériques :
3 Timers (8 et 16 bits)
1 module Capture/Compare/PWM
2 comparateurs analogiques
1 référence de tension
1 USART (émission/réception série synchrone et asynchrone)
2 Architecture
Le microcontrôleur est composé d’une unité centrale et de périphériques ; le fonctionnement est géré par unséquenceur qui, en fonction des modes opératoires, fournit les signaux de contrôle à chaque module.
Le fonctionnement de l’unité centrale est de type RISC (Reduced Instruction Set Computer), le jeu
d’instructions est réduit à 35.
2.1 Unité centrale
Le cœur du processeur est composé de 3 entités :
L’ALU (opérations arithmétiques et logiques sur 8 bits) et son registre d’état (STATUS)
Le registre de travail : W (Working Register)
Le registres d’usage général (File Registers)
Les opérations possibles sont alors les suivantes (avec un exemple) :
• W ← W (op) valeur immédiate ADDLW 0xFF
• Dest. ← W (op) Registre ADDWF REGISTRE, dest.
• Registre ← W MOVWF REGISTRE
• Dest. ← Registre MOVF REGISTRE,dest.
• Dest. ← Registre ± 1 INCF REGISTRE,dest.
• Dest. ← Registre ± 1 plus test INCFSZ REGISTRE,dest.
• Manipulation et test individuel de bits sur les registres Où :
(op) représente une opération arithmétique ou logique
Dest. Représente la destination des données (W ou le REGISTRE concerné)
2.1.1 Instructions
2.1.1.1 Format des instructions
Les instructions sont codées sur 14 bits ; leur format, figure suivante, dépend des variables employées (octet, bit ou valeur immédiate).
2.1.1.2 Séquencement des instructions
Le processeur est piloté par un générateur de signaux qui divise l’horloge système par 4 ; ainsi le cycle machine est 4 fois plus long que la période d’horloge.
Le processeur fonctionne en mode pipe-line (x2), ce qui lui permet d’exécuter potentiellement une
instruction par cycle ; cette cadence est brisée lors de sauts de programme, il faut dans ce cas là vider le pipe-line (flush) avant d’exécuter le sous-programme.
2.1.1.3 Jeu d’instructions
La figure suivante présente l’ensemble des 35 instructions d’un processeur PIC ; ce jeu est commun à la plupart de microcontrôleurs du fabricant. Pour avoir le détail de chaque instruction, il faut se reporter à la documentation du constructeur.
2.2 Mémoire
Ce microcontrôleur est basé sur une architecture de processeur de type Harvard, c’est à dire qu’il y a séparation des bus d’instructions et de données ainsi que de l’espace d’adressage.
2.2.1 Mémoire programme
Les instructions du programme sont stockées sur 14 bits dans une zone mémoire dont l’adresse s’étend de 000h à 7FFh (2048 lignes de programme pour le 16f628).
Il y a 2 adresses réservées pour les vecteurs d’initialisation (Reset et interruptions) ; le processeur possède une pile de 8 niveaux pour gérer les adresses de retour de sous programmes ; il n’y a aucun contrôle sur l’état de la pile par le processeur.
2.2.2 Mémoire données (Registres)
La mémoire données correspond aux registres (File Registers) vus par l’unité centrale ; ces registres sont de 2 types :
• Registres « Système » : ils permettent la configuration et la surveillance de l’état du processeur et de ses périphériques ; ces registres sont accessibles en lecture ou en écriture suivant leur fonction ; il y a 34 registres de ce type pour le 16f628.
• Registres d’usage général : ils permettent le stockage de variables; ils sont accessibles en lecture et en écriture par le programme ; il y a 224 registres de ce type pour le 16f628.
Le jeu d’instructions du processeur ne permet l’adressage des registres que sur 7 bits (128 registre), l’espace mémoire est alors décomposé en 4 bancs de 128 registres ; la cartographie de la mémoire données est donnée par la figure suivante ; les zones grisées ne sont pas implémentées.
Nous allons maintenant nous intéresser à quelques registres « système » ; la description qui suit se veut sommaire ; les tableaux suivants utilisent la syntaxe suivante :
R/W-x pour Read/Write – valeur (x) à la mise sous tension.
2.2.2.1 STATUS
Ce registre permet de choisir le banc auquel on veut accéder et de lire les drapeaux (Flags) de l’ALU et du timer.
IRP : sélection des bancs 0, 1 ou 2, 3 en adressage indirect
RP0, RP1 : choix du banc (de 0 à 3) en adressage direct
Z, DC, C : drapeaux de l’ALU
Ce registre permet de configurer cetains paramètres du Port B et le Timer 0.
RBPUn : Validation de résistances de Pull-Up sur le Port B
INTEDG : sélection du front actif de l’interruption à partir de RB0/INT
Les autres bits permettent de configurer la source du Timer 0.
2.2.2.3 INTCON
Ce registre contient les bits de validation et les drapeaux des sources principales d’interruptions.
Validation/masquage des interruptions :
GIE : (Glogal Interrupt Enable) : toutes les interruptions
PEIE : (Peripheral Int. Enable) : interruptions des périphériques
T0IE : (timer 0 Int. Enable) : interruption de RB0/INT
INTE : (External Int. Enable) : interruption de RB0/INT
RBIE : (Port B Change Int. Enable) : interruption de RB7-RB4
Drapeaux d’interruptions :
T0IF : Timer 0
INTF : RB0/INT
RBIF : changement de RB7-RB4
2.2.2.4 PIE1 et PIR1
Ces registres permettent de gérer la validation des interruptions (PIE1) et de scruter les drapeaux (PIR1) des organes périphériques.
EEIx : EEPROM Données
CMIx : Comparateurs analogiques
RCIx : Réception USART
TXIx : Emission USART
CCPIx : Capture/Compare/PWM
TMRxIy : Timers 1 et 2
2.2.2.5 PCON
Ce registre sert à gérer les conditions de réveil du processeur (Resets, Sleep, Brown-Out)
2.2.3 Compteur Ordinal (PC, PCL et PCLATH)
Le compteur ordinal a une longueur de 13 bits (on en utilise 11 pour les 2048 lignes de code du 16f628) alors que le processeur ne gère les données que sur 8 bits et les adresses que sur 11 bits. Ainsi, le compteur est considéré en 2 morceaux, la partie basse (8 bits LSB) est présente dans le registre PCL, alors que la partie haute n’est accessible qu’indirectement (PCLATH)
Il est important de noter qu’en cas d’instruction de saut calculé en cours d’exécution du programme (offset dans une table, par exemple), on ne peut modifier que les 8 bits de poids faible (PCL) du compteur ; c’est pour cela qu’une table ne pourra pas excéder 256 cases, en supposant qu’elle démarre en début de page.
2.2.3.1 Adressage indirect (INDF et FSR)
L’adressage indirect est possible en passant par un registre virtuel (INDF) dont l’adresse est positionnée par le registre FSR (File Select Register) et le bit IRP du registre STATUS.
La figure suivante présente les 2 contextes d’adressage, direct et indirect.
Exemple d’adressage indirect, on envoie 4 octets à partir de l’adresse DEPART sur le Port B :
2.3 Ports d’E/S
Le composant dispose de 2 ports d’E/S : A et B ; ceux-ci peuvent servir d’E/S numériques standards ou d’E/S de périphériques internes.
Ces ports sont bi-directionnels, leur configuration se fait par des registres spécifiques (TRISx) ; par exemple : TRISA configure le Port A : chaque bit placé à 1 place le bit du port en entrée. En cas d’utilisation de périphériques internes, ceux-ci sont prioritaires pour l’affectation des broche d’E/S.
Description sommaire des ports :
Note : sauf spécification particulière, les broches sont configurables en E/S numériques bi-directionnelles ; la liste ci-dessous ne présente alors que les configurations spécifiques à chaque broche.
2.3.1 Port A
2.3.2 Port B
2.4 Périphériques
2.4.1 Timer 0
Le module Timer 0 est un compteur 8 bits (TMR0), accessible en lecture et en écriture, dont la retenue alimente un drapeau d’interruption ; l’horloge de ce compteur peut être interne ou externe par l’intermédiaire d’un prédiviseur (3 bits).
Les registres associés au Timer 0 sont : TMR0, INTCON, OPTION,TRISA(4)
2.4.2 Comparateurs analogiques
Le module est composé de 2 comparateurs analogiques, alimentés par le port A et la tension de référence interne.
Les registres associés au module comparateurs sont : CMCON, VRCON, INTCON, PIR1, PIE1 et TRISA.
2.4.3 Tension de référence
Le module de référence est constitué d’un réseau de 16 résistances permettant d’alimenter les comparateurs avec une tension de référence.
2.4.4 EEPROM Données
Le composant dispose d’une zone mémoire non-volatile (EEPROM) de 128 Octets ; cette mémoire n’est accessible que par adressage indirect via un registre propre au module.
Il faut savoir qu’une mémoire EEPROM offre un fonctionnement dissymétrique :
Lecture : le fonctionnement est comparable à celui d’une RAM
Ecriture : l’opération demande un certain temps avant d’être réalisée (mise en route d’une circuiterie d’élévation de tension et effacement de la cellule) dépendant des conditions (alimentation, température, technologie) ; les composants présentent un vieillissement à chaque écriture qui se traduit par un ralentissement de l’écriture.
Effacement : il permet de placer toutes les cellules mémoire à 1.
Pour limiter l’usure de l’EEPROM, il peut être intéressant d’analyser le contenu de la cellule mémoire pour savoir s’il n’y a que des 0 à inscrire (pas besoin d’effacer la cellule dans ce cas là).
Il y a 4 registres pour régir le module :
EECON1 et EECON2 : registres de configuration
EEADR : registre (7 bits) pointant sur l’adresse concernée
EEDATA : registre d’indirection
Le registre EECON1 ne contient que 4 bits pour le contrôle des opérations
La manipulation de la mémoire EEPROM ne doit se faire que suivant un protocole imposé, voici des exemples :
La lecture est relativement facile à mettre en œuvre, elle se fait par adressage indirect et lancement d’un ordre de lecture ; l’opération se faisant en 1 cycle, il n’y a pas à se soucier de la disponibilité de la mémoire.
L’écriture est plus complexe à manipuler du fait de l’obligation d’écrire dans le registre virtuel EECON2 la séquence 55h puis AAh ; l’opération durant plusieurs cycles, il faut attendre la fin de l’écriture (par boucle (polling) ou par interruption).
2.5 Fonctions Spéciales
Le composant dispose de plusieurs configurations possibles qui vont définir le mode opératoire du
microcontrôleur :
• le brochage : utilisation pour des fonctions « système » ou pour l’utilisateur,
• l’horloge : interne, externe, lente ou rapide,
• la temporisation à la mise en route (Power-Up Timer),
• la surveillance du bon déroulement du programme (Watchdog Timer),
• la surveillance de l’alimentation (Brown-Out Detect),
• la programmation ICSP,
• la protection du code.
Le choix de ces configurations se fait au moment du chargement du programme dans la mémoire Flash :
2.5.1 Mot de configuration
Aussi dénommé « Device Fuses », ce mot est stocké dans un registre spécial de 14 bits placé à l’adresse 2007h ; ce registre n’est pas accessible par le programme.
2.5.2 Configuration de l’horloge
Le composant dispose de 8 modes de configuration de l’horloge :
• ER (External Resistor) : l’horloge est réalisée par un oscillateur de type RC, la capacité est interne au composant et la résistance, externe, permet de fixer la fréquence désirée ; ce mode existe en 2 variantes suivant que l’on utilise la broche RA6 en E/S ou en sortie d’horloge (CLKOUT)
• INTRC (Internal RC) : même principe que précédemment mais avec une résistance interne.
• EC : on doit fournir un signal d’horloge au composant (broche RA7)
• HS, XT, LP : modes « classiques » pour un microcontrôleur correspondant à placer un quartz à un
inverseur interne au composant (figure suivante) ; le choix du mode dépend de la fréquence de
l’horloge.
Le processeur dispose de 10 sources d’interruption :
Externe : à partir de la broche RB0/INT
Débordement du Timer 0
Changement de l’état des broches RB[7 :4]
Module comparateurs analogiques
USART
Module CCP (Capture/Compare/PWM)
Débordement du Timer 1
Reconnaissance d’occurrence (Match) du Timer 2
Ces interruptions sont masquables individuellement ou par groupe ou encore en totalité ; la gestion est réalisée dans les registres de contrôle tels que INTCON, PIE1, PIR1, CMCON ….
Chaque source d’interruption est contrôlée par un Enable et génère un drapeau (Flag) ; il faut noter que le drapeau est indépendant de la validation de l’interruption concernée. La figure suivante présente la logique de gestion des interruptions.
Voici un exemple de sous-programme d’interruption dans le quel on sauvegarde le contexte (W et
STATUS), on détermine la source de l’interruption, on la traite et on restaure le contexte avant de retourner au programme principal :
Il ne faut pas oublier que les drapeaux sont toujours actionnés, indépendamment de la validation de
l’interruption concernée.
2.5.4 Programmation ICSP
La programmation consiste à charger le code du programme dans la mémoire Flash et des données dans la mémoire EEPROM Données . La technologie de ces mémoires requiert une forte tension (environ 12 Volts) pour polariser les cellules ; le 16f628 dispose d’une circuiterie interne (montage à pompage de charge) capable de générer cette tension, on parlera alors de programmation « basse tension » (LVP : Low Voltage Programming) ; il est aussi possible de fournir cette haute tension au composant, on se place alors dans le mode de programmation « haute tension » (THV) ; le choix du mode est fait par le mot de configuration.
La programmation se fait par liaison série synchrone ; il faut alors 3 fils pour réaliser l’opération :
1. Ligne pour forcer le composant en mode de programmation (RA5 en mode THV ou RB4 pour le mode LVP)
2. Ligne d’horloge (RB6)
3. Ligne de données (RB7).
Ce principe, dénommé, ICSP (In-Circuit Serial Programming), permet de programmer le composant In-Situ c’est à dire sur la carte de l’application, par l’intermédiaire d’un simple connecteur ; il faut toutefois prendre certaines précautions en ce qui concerne les branchements au composant :
• RA5/MCLRn : cette broche est portée à +12 Volts lors de la programmation,
• RB6 et RB7 : les composants périphériques ne doivent pas perturber le programmateur,
• RB4 doit se trouver à l’état bas si l’on veut programmer en mode THV.
Ce document se veut être une aide à la compréhension de l’architecture de microcontrôleurs PIC de MicroChip ; il ne présente que quelques aspects d’un modèle de composant (PIC16f628) ; il ne dispense ABSOLUMENT PAS d’aller consulter la documentation technique du fabricant, même si elle fait 160 pages écrites en anglais !
Ce composant intègre un microcontrôleur 8 bits, c’est à dire un processeur et des périphériques, dans un boîtier « Dual in Line » de 18 broches. Il est réalisé en technologie CMOS et peut cadencé par une horloge allant de 0 à 20 MHz ; il doit être alimenté par une tension allant de 3 à 5,5 Volts.
Les broches du composant possèdent plusieurs affectations entre les ports d’E/S, les périphériques et les fonctions système.
Il est ainsi possible, dans certaines configurations, de profiter de 16 broches d’E/S (en fait 16 sorties et 15 entrées) sur le composant.
En périphérie de l’unité centrale, on peut recenser les ressources suivantes sur le composant :
Mémoire Flash Programme : 2048 instructions
Mémoire RAM Données : 224 Octets
Mémoire EEPROM Données : 128 Octets
Ports d’E/S : 2 ports 8 bits
Périphériques :
3 Timers (8 et 16 bits)
1 module Capture/Compare/PWM
2 comparateurs analogiques
1 référence de tension
1 USART (émission/réception série synchrone et asynchrone)
2 Architecture
Le microcontrôleur est composé d’une unité centrale et de périphériques ; le fonctionnement est géré par unséquenceur qui, en fonction des modes opératoires, fournit les signaux de contrôle à chaque module.
Le fonctionnement de l’unité centrale est de type RISC (Reduced Instruction Set Computer), le jeu
d’instructions est réduit à 35.
Le cœur du processeur est composé de 3 entités :
L’ALU (opérations arithmétiques et logiques sur 8 bits) et son registre d’état (STATUS)
Le registre de travail : W (Working Register)
Le registres d’usage général (File Registers)
• W ← W (op) valeur immédiate ADDLW 0xFF
• Dest. ← W (op) Registre ADDWF REGISTRE, dest.
• Registre ← W MOVWF REGISTRE
• Dest. ← Registre MOVF REGISTRE,dest.
• Dest. ← Registre ± 1 INCF REGISTRE,dest.
• Dest. ← Registre ± 1 plus test INCFSZ REGISTRE,dest.
• Manipulation et test individuel de bits sur les registres Où :
(op) représente une opération arithmétique ou logique
Dest. Représente la destination des données (W ou le REGISTRE concerné)
2.1.1 Instructions
2.1.1.1 Format des instructions
Les instructions sont codées sur 14 bits ; leur format, figure suivante, dépend des variables employées (octet, bit ou valeur immédiate).
Le processeur est piloté par un générateur de signaux qui divise l’horloge système par 4 ; ainsi le cycle machine est 4 fois plus long que la période d’horloge.
Le processeur fonctionne en mode pipe-line (x2), ce qui lui permet d’exécuter potentiellement une
instruction par cycle ; cette cadence est brisée lors de sauts de programme, il faut dans ce cas là vider le pipe-line (flush) avant d’exécuter le sous-programme.
La figure suivante présente l’ensemble des 35 instructions d’un processeur PIC ; ce jeu est commun à la plupart de microcontrôleurs du fabricant. Pour avoir le détail de chaque instruction, il faut se reporter à la documentation du constructeur.
2.2 Mémoire
Ce microcontrôleur est basé sur une architecture de processeur de type Harvard, c’est à dire qu’il y a séparation des bus d’instructions et de données ainsi que de l’espace d’adressage.
2.2.1 Mémoire programme
Les instructions du programme sont stockées sur 14 bits dans une zone mémoire dont l’adresse s’étend de 000h à 7FFh (2048 lignes de programme pour le 16f628).
Il y a 2 adresses réservées pour les vecteurs d’initialisation (Reset et interruptions) ; le processeur possède une pile de 8 niveaux pour gérer les adresses de retour de sous programmes ; il n’y a aucun contrôle sur l’état de la pile par le processeur.
La mémoire données correspond aux registres (File Registers) vus par l’unité centrale ; ces registres sont de 2 types :
• Registres « Système » : ils permettent la configuration et la surveillance de l’état du processeur et de ses périphériques ; ces registres sont accessibles en lecture ou en écriture suivant leur fonction ; il y a 34 registres de ce type pour le 16f628.
• Registres d’usage général : ils permettent le stockage de variables; ils sont accessibles en lecture et en écriture par le programme ; il y a 224 registres de ce type pour le 16f628.
Le jeu d’instructions du processeur ne permet l’adressage des registres que sur 7 bits (128 registre), l’espace mémoire est alors décomposé en 4 bancs de 128 registres ; la cartographie de la mémoire données est donnée par la figure suivante ; les zones grisées ne sont pas implémentées.
Nous allons maintenant nous intéresser à quelques registres « système » ; la description qui suit se veut sommaire ; les tableaux suivants utilisent la syntaxe suivante :
R/W-x pour Read/Write – valeur (x) à la mise sous tension.
2.2.2.1 STATUS
Ce registre permet de choisir le banc auquel on veut accéder et de lire les drapeaux (Flags) de l’ALU et du timer.
RP0, RP1 : choix du banc (de 0 à 3) en adressage direct
Z, DC, C : drapeaux de l’ALU
2.2.2.2 OPTION
Ce registre permet de configurer cetains paramètres du Port B et le Timer 0.
INTEDG : sélection du front actif de l’interruption à partir de RB0/INT
Les autres bits permettent de configurer la source du Timer 0.
2.2.2.3 INTCON
Ce registre contient les bits de validation et les drapeaux des sources principales d’interruptions.
GIE : (Glogal Interrupt Enable) : toutes les interruptions
PEIE : (Peripheral Int. Enable) : interruptions des périphériques
T0IE : (timer 0 Int. Enable) : interruption de RB0/INT
INTE : (External Int. Enable) : interruption de RB0/INT
RBIE : (Port B Change Int. Enable) : interruption de RB7-RB4
Drapeaux d’interruptions :
T0IF : Timer 0
INTF : RB0/INT
RBIF : changement de RB7-RB4
2.2.2.4 PIE1 et PIR1
Ces registres permettent de gérer la validation des interruptions (PIE1) et de scruter les drapeaux (PIR1) des organes périphériques.
CMIx : Comparateurs analogiques
RCIx : Réception USART
TXIx : Emission USART
CCPIx : Capture/Compare/PWM
TMRxIy : Timers 1 et 2
2.2.2.5 PCON
Ce registre sert à gérer les conditions de réveil du processeur (Resets, Sleep, Brown-Out)
Le compteur ordinal a une longueur de 13 bits (on en utilise 11 pour les 2048 lignes de code du 16f628) alors que le processeur ne gère les données que sur 8 bits et les adresses que sur 11 bits. Ainsi, le compteur est considéré en 2 morceaux, la partie basse (8 bits LSB) est présente dans le registre PCL, alors que la partie haute n’est accessible qu’indirectement (PCLATH)
2.2.3.1 Adressage indirect (INDF et FSR)
L’adressage indirect est possible en passant par un registre virtuel (INDF) dont l’adresse est positionnée par le registre FSR (File Select Register) et le bit IRP du registre STATUS.
La figure suivante présente les 2 contextes d’adressage, direct et indirect.
2.3 Ports d’E/S
Le composant dispose de 2 ports d’E/S : A et B ; ceux-ci peuvent servir d’E/S numériques standards ou d’E/S de périphériques internes.
Ces ports sont bi-directionnels, leur configuration se fait par des registres spécifiques (TRISx) ; par exemple : TRISA configure le Port A : chaque bit placé à 1 place le bit du port en entrée. En cas d’utilisation de périphériques internes, ceux-ci sont prioritaires pour l’affectation des broche d’E/S.
Description sommaire des ports :
Note : sauf spécification particulière, les broches sont configurables en E/S numériques bi-directionnelles ; la liste ci-dessous ne présente alors que les configurations spécifiques à chaque broche.
2.3.1 Port A
Les registres associés au port A sont : PORTA, TRISA, CMCON et VRCON
2.3.2 Port B
2.4 Périphériques
2.4.1 Timer 0
Le module Timer 0 est un compteur 8 bits (TMR0), accessible en lecture et en écriture, dont la retenue alimente un drapeau d’interruption ; l’horloge de ce compteur peut être interne ou externe par l’intermédiaire d’un prédiviseur (3 bits).
2.4.2 Comparateurs analogiques
Le module est composé de 2 comparateurs analogiques, alimentés par le port A et la tension de référence interne.
2.4.3 Tension de référence
Le module de référence est constitué d’un réseau de 16 résistances permettant d’alimenter les comparateurs avec une tension de référence.
2.4.4 EEPROM Données
Le composant dispose d’une zone mémoire non-volatile (EEPROM) de 128 Octets ; cette mémoire n’est accessible que par adressage indirect via un registre propre au module.
Il faut savoir qu’une mémoire EEPROM offre un fonctionnement dissymétrique :
Lecture : le fonctionnement est comparable à celui d’une RAM
Ecriture : l’opération demande un certain temps avant d’être réalisée (mise en route d’une circuiterie d’élévation de tension et effacement de la cellule) dépendant des conditions (alimentation, température, technologie) ; les composants présentent un vieillissement à chaque écriture qui se traduit par un ralentissement de l’écriture.
Effacement : il permet de placer toutes les cellules mémoire à 1.
Pour limiter l’usure de l’EEPROM, il peut être intéressant d’analyser le contenu de la cellule mémoire pour savoir s’il n’y a que des 0 à inscrire (pas besoin d’effacer la cellule dans ce cas là).
Il y a 4 registres pour régir le module :
EECON1 et EECON2 : registres de configuration
EEADR : registre (7 bits) pointant sur l’adresse concernée
EEDATA : registre d’indirection
Le registre EECON1 ne contient que 4 bits pour le contrôle des opérations
La lecture est relativement facile à mettre en œuvre, elle se fait par adressage indirect et lancement d’un ordre de lecture ; l’opération se faisant en 1 cycle, il n’y a pas à se soucier de la disponibilité de la mémoire.
Le composant dispose de plusieurs configurations possibles qui vont définir le mode opératoire du
microcontrôleur :
• le brochage : utilisation pour des fonctions « système » ou pour l’utilisateur,
• l’horloge : interne, externe, lente ou rapide,
• la temporisation à la mise en route (Power-Up Timer),
• la surveillance du bon déroulement du programme (Watchdog Timer),
• la surveillance de l’alimentation (Brown-Out Detect),
• la programmation ICSP,
• la protection du code.
Le choix de ces configurations se fait au moment du chargement du programme dans la mémoire Flash :
2.5.1 Mot de configuration
Aussi dénommé « Device Fuses », ce mot est stocké dans un registre spécial de 14 bits placé à l’adresse 2007h ; ce registre n’est pas accessible par le programme.
Le composant dispose de 8 modes de configuration de l’horloge :
• ER (External Resistor) : l’horloge est réalisée par un oscillateur de type RC, la capacité est interne au composant et la résistance, externe, permet de fixer la fréquence désirée ; ce mode existe en 2 variantes suivant que l’on utilise la broche RA6 en E/S ou en sortie d’horloge (CLKOUT)
• INTRC (Internal RC) : même principe que précédemment mais avec une résistance interne.
• EC : on doit fournir un signal d’horloge au composant (broche RA7)
• HS, XT, LP : modes « classiques » pour un microcontrôleur correspondant à placer un quartz à un
inverseur interne au composant (figure suivante) ; le choix du mode dépend de la fréquence de
l’horloge.
2.5.3 Interruptions
Le processeur dispose de 10 sources d’interruption :
Externe : à partir de la broche RB0/INT
Débordement du Timer 0
Changement de l’état des broches RB[7 :4]
Module comparateurs analogiques
USART
Module CCP (Capture/Compare/PWM)
Débordement du Timer 1
Reconnaissance d’occurrence (Match) du Timer 2
Ces interruptions sont masquables individuellement ou par groupe ou encore en totalité ; la gestion est réalisée dans les registres de contrôle tels que INTCON, PIE1, PIR1, CMCON ….
Chaque source d’interruption est contrôlée par un Enable et génère un drapeau (Flag) ; il faut noter que le drapeau est indépendant de la validation de l’interruption concernée. La figure suivante présente la logique de gestion des interruptions.
STATUS), on détermine la source de l’interruption, on la traite et on restaure le contexte avant de retourner au programme principal :
l’interruption concernée.
2.5.4 Programmation ICSP
La programmation consiste à charger le code du programme dans la mémoire Flash et des données dans la mémoire EEPROM Données . La technologie de ces mémoires requiert une forte tension (environ 12 Volts) pour polariser les cellules ; le 16f628 dispose d’une circuiterie interne (montage à pompage de charge) capable de générer cette tension, on parlera alors de programmation « basse tension » (LVP : Low Voltage Programming) ; il est aussi possible de fournir cette haute tension au composant, on se place alors dans le mode de programmation « haute tension » (THV) ; le choix du mode est fait par le mot de configuration.
La programmation se fait par liaison série synchrone ; il faut alors 3 fils pour réaliser l’opération :
1. Ligne pour forcer le composant en mode de programmation (RA5 en mode THV ou RB4 pour le mode LVP)
2. Ligne d’horloge (RB6)
3. Ligne de données (RB7).
Ce principe, dénommé, ICSP (In-Circuit Serial Programming), permet de programmer le composant In-Situ c’est à dire sur la carte de l’application, par l’intermédiaire d’un simple connecteur ; il faut toutefois prendre certaines précautions en ce qui concerne les branchements au composant :
• RA5/MCLRn : cette broche est portée à +12 Volts lors de la programmation,
• RB6 et RB7 : les composants périphériques ne doivent pas perturber le programmateur,
• RB4 doit se trouver à l’état bas si l’on veut programmer en mode THV.
Aucun commentaire:
Enregistrer un commentaire